トップページ

アートグラフィックスは 低価格なSystemVerilog 設計・検証ツールを開発・販売しています。

SystemVerilog 設計・検証ツール

  • SystemVerilog ツール・セットは設計・検証作業の生産性向上を促進します。各種ナビゲータはコード入力時の省力化を実現します。入力と同期してSystemVerilog コンパイラーがソース・コードを自動的にコンパイルし、コード入力が終了するとシンタックス・エラーが無いソース・コードが準備されます。
  • ツールに内蔵されたデザイン・マネージャーはデザインをコンパイルする為に必要なファイルを収集し、コンパイルからシミュレーションまでの一連の過程を自動的に実行します。シミュレータは C++ をベースにしたコンパイル方式を採用しています。
  • シミュレータはSystemVerilog 検証機能(アサーション、ファンクショナル・カバレッジ、制約付き乱数発生機能、コード・カバレッジ)をサポートしています。検証ビューワーは検証結果を見易く表示し、検証作業を効率よく進める支援をします。
  • ツール・セットはSystemVerilog ユーザに低価格なSystemVerilog IDE ソリューションを提供します。

新着ニュース

2018年04月30日
SystemVerilog入門書の改訂版をリリースしました。
2018年04月05日
UVM入門書の改訂版をリリースしました。
2018年03月10日
UVM入門書をダウンロードする事が出来ます。
2018年03月01日
SystemVerilog入門書をダウンロードする事が出来ます。
2018年03月01日
ダウンロード・ページを開設しました。