製品

SystemVerilog IDE

SystemVerilog IDE は、デザイン・マネージャー、ナビゲータ、SystemVerilog テキスト・エディタ、SystemVerilog コンパイラー、リント、デザイン・スタイル・チェッカー、RTL 論理合成、SystemVerilog シミュレータ、検証ビューワー(VCD、コード・カバレッジ、ファンクショナル・カバレッジ、アサーション)、HTML 文書生成、ユーティリティ(UVM Class Wizard、テストベンチ生成等)機能を備えています。コード入力からシミュレーション、検証結果の確認までの一連の過程を同じ環境内で実行する事が出来ます。

 

その他の製品紹介

SystemVerilog IDE だけでなく、SystemVerilog シミュレータ、RTL 論理合成、 HTML 文書生成ツール、SystemVerilog コンパイラー・パッケージ等の機能を個別に選択する事が出来ます。下記の画像イメージをクリックすると詳細ページが開きます。

SystemVerilog シミュレータ
GUIを使用しないスタンド・アローン形式のシミュレータです。
IDEより低価格で検証機能を使用する事が出来ます。

RTL 論理合成
設計の初期段階において、物理設計後の実装状況を
正確に見積もる為の機能を提供します。




HTML文書生成
SystemVerilog記述をHTML文書に変換します。
インターネット・ブラウザーで文書を表示する事が出来ます。

ソフトウェア・パッケージ
C/C++ から呼び出せるSystemVerilog コンパイラーの
ソフトウェア・パッケージです。

サービス

EDA ソフトウェア開発

EDA全般のソフトウェア設計・開発業務をお受け致しています。特に、SystemVerilog分野のツール開発を専門としています。
お気軽にお問い合わせ下さい。