技術資料「SystemVerilogによる論理合成」の書籍化が決定しました。
今日では、ハードウェア記述言語はハードウェア設計・検証に欠かせない手段となっています。
本書は、ハードウェア記述言語を用いて回路を表現するために必要な基礎知識と効果的表現技術を解説しています。
ハードウェア記述言語としてSystemVerilogを採用しているので、解説は具体的、教育的、実用的であり、かつ実践的です。
本書を通して読者はハードウェア記述言語の役割・機能・効果を習得できます。
解説は、ハンティントンの公準によるブール代数の定義から始まり重要なブール代数の定理に完全な証明を与えています。
そして、公理を基にした理論で解説を進めているので、論理合成および論理の最適化は厳密かつ簡潔になっています。
特に、机上での論理合成と最適化手法を詳細に解説しています。
その他、本書では従来の思考法では思いにもよらなかった斬新な記述法によるRTL記述法も紹介しています。
また、FSMの章では、FSMの厳密な定義、具体例、SystemVerilogによるFSMの実装法を詳しく解説しています。
本書は、ハードウェア記述言語と論理回路の関りを理解するための最適な書物です。
ネット予約開始までもうしばらくお待ちください。
サンプルは、 こちらへ。