SystemVerilogの言語仕様は成熟期に到達し、SystemVerilogの機能を効果的に活用する時代に至りました。
旧態依然としたハードウェア記述法は時代遅れになり、現代的な発想と技術が求められています。

本書は、Verilog時代に行われていた時代遅れの発想と設計手法から脱皮し、現代的な発想を導く技術資料です。
誰もが知っているSystemVerilog機能でも、まだ殆どの人が気が付いていない効果的活用法が多くあります。
本書は、そのような技術を代表的例を通して紹介します。本書により、現代的な発想法を身に付ける事ができます。
資料サンプルはこちらへ。